一颗AI芯片最重要的是什么？有人说是制程，有人说是算力，还有人说是HBM。可如果计算芯粒、HBM和硅中介层迟迟封不到一起，参数表上的万亿次运算，恐怕只能先在仓库里运算空气。
NVIDIA Blackwell Ultra把两颗接近光罩极限尺寸的计算裸片连成一颗GPU，芯片间互连带宽达到10TB/s，部分型号配置最高288GB HBM3E；AMD MI300X更像一栋“芯片公寓”，8颗XCD、4颗IOD和8组HBM3被塞进同一个器件，容量达到192GB，峰值带宽为5.3TB/s。
这些产品还算“一颗芯片”吗？从系统看来是，从制造角度看却已经是一支队伍。AI芯片竞争，正在从“谁能刻出更先进的晶体管”，变成“谁能把一群昂贵芯粒稳定地拼成一个系统”。
01、一颗GPU为什么要拆成十几块？真是设计师嫌芯片不够乱吗？
芯片当然不是拆得越碎越先进。问题在于，单颗裸片越做越大，越容易逼近光罩尺寸上限，晶圆利用率和良率压力也越高。一处缺陷，就可能让整颗大芯片报废。把计算、I/O、缓存等模块拆成Chiplet，可以让不同功能使用不同工艺制造，再通过先进封装重新组合。
这就像盖房子。过去是一整块地浇筑到底，现在则是厨房、卧室和客厅分别预制，运到现场装配。预制能降低部分制造难度，却把压力转移给了“装修队”：接口必须对齐，供电不能打架，信号不能绕远，散热更不能各管各的。
2.5D封装通常把计算芯粒和HBM并排放在硅中介层或RDL中介层上，相当于大家住在同一层，通过楼下的高速道路互连；3D封装则把芯粒垂直堆叠，通过微凸点或混合键合连接，相当于从平层升级成复式楼。
问题来了：楼层越多、住户越贵，装修队的重要性会下降吗？当然不会。Chiplet没有削弱封装价值，反而把原本属于芯片内部的互连、供电和良率问题，成批搬到了封装环节。
02、2.5D和3D听起来像数学题，为什么却能卡住AI芯片交付？
拆开一颗典型AI加速器BOM，从上到下可能包括散热器或冷板、计算芯粒、HBM堆栈、微凸点、硅中介层或RDL中介层、C4凸点、ABF封装基板、BGA焊球和加速卡PCB。这里哪一层只是“外壳”？
计算芯粒和HBM需要高密度互连，中介层需要承载大量高速信号，ABF基板负责连接封装与PCB，散热系统则要把数百瓦甚至更高的热量带走。翘曲、热应力、信号完整性、供电噪声和系统测试，任何一项失控，都可能拖累整包良率。
更容易混淆的是，“HBM封装”其实可能指两件事。一件是把多颗DRAM裸片通过TSV、微凸点等工艺堆成HBM；另一件是把完成的HBM堆栈与GPU、ASIC集成到中介层和封装基板上。厂商掌握第一段，是否就等于能完成第二段？显然不能。
台积电CoWoS也不是一套方案打天下。CoWoS-S采用硅中介层，CoWoS-R侧重RDL中介层，CoWoS-L则引入局部硅互连。3.5倍光罩尺寸的CoWoS-L已投入生产，5.5倍光罩尺寸版本计划在2026年完成认证，9.5倍光罩路线仍在推进。
封装为什么越做越大？因为GPU芯粒更多了，HBM堆栈更多了，互连和供电也更复杂了。先进封装增加的不只是加工费，而是整颗AI芯片能否出货的决定权。
03、通富已经进入试生产，长电为何不直接宣布HBM批量交付？
国内厂商都在谈先进封装，但大家站在同一个阶段吗？如果把研发、试生产、量产和客户供货混在一起，文章确实会显得很热闹，只是采购看完可能更糊涂。
通富微电披露的“高带宽存储芯粒先进封装技术研发和产线建设项目”总投资约10.59亿元，设计能力为年封装3.6万片，折合200万块高带宽存储芯粒产品。2025年1月公开材料显示，该项目处于试生产阶段，暂未验收。
试生产意味着什么？意味着产线不是PPT，设备已经开始运转；但它是否等于稳定量产、200万块实际出货或客户正式采用？都不等于。设计能力是产线规划，实际产量还要经过验收、爬坡、良率和订单的多轮拷打。
2026年，通富微电又提出投资约8.88亿元建设存储芯片封测产能提升项目，建设周期三年。审核材料假设2029年达产后新增存储芯片封测产能84.96万片，但该项目覆盖FLASH、DRAM等存储产品。能不能把84.96万片全部写成HBM？这么写点击量可能有了，事实也就跑远了。
长电科技的状态又不一样。公司公开布局包括XDFOI、2.5D/3D、高密度存储和高性能计算封装，也在持续推动高端先进封装产能释放。但面对投资者关于HBM封测和订单的直接提问，公司回复主要强调DRAM、Flash封测经验，以及将继续加强存储领域的先进封装能力，并未明确确认HBM批量交付。
为什么不直接替它宣布“HBM量产”？因为具备先进封装平台、进入存储市场与拿到HBM批量订单，是三张不同的成绩单。
04、硅中介层已经规模量产，国产CoWoS就算通关了吗？
国内硅中介层有没有实质进展？有，而且已经能落到具体平台。
盛合晶微招股材料显示，基于硅通孔转接板的SmartPoser-Si已经实现规模量产；基于有机RDL的SmartPoser-RDL处于小量试产；采用嵌入式硅桥的SmartPoser-BD完成全流程验证。公司还披露，2023年至2025年形成20微米间距的下一代2.5D微凸点技术，并于2023年形成HBM测试核心技术。
这算不算阶段性突破？当然算。它说明国内硅中介层已经从实验室名词走向具体制造平台。但能做中介层，就等于打通一颗AI GPU与HBM的完整封装吗？
完整交付还需要HBM来源、计算芯粒、微凸点、ABF基板、超大尺寸封装、散热材料、测试设备和系统客户共同配合。更麻烦的是，先进封装的良率不是简单相加，而是层层相乘：计算芯粒合格、中介层合格、HBM合格，封到一起后仍可能因为翘曲、键合或热应力重新翻车。
一颗普通器件坏了，可能损失几元钱；一颗集成多组HBM和高价值计算芯粒的封装体在后段失效，损失完全不是一个量级。因此，能做出样品只是入场券，稳定交付一批又一批，才是真正的产业门槛。
结论：
先进封装过去被叫作“后道”，是因为它排在晶圆制造之后。可当芯粒划分、互连方式、HBM数量、供电架构和散热方案都必须在设计阶段协同确定，它还能只是后道吗？
我更倾向于把它称为AI芯片的“第二前道”。它不负责制造所有晶体管，却决定这些晶体管能否组成一颗可测试、可散热、可量产、可交付的芯片。
国内产业链已经出现清晰进展：通富微电的高带宽存储芯粒项目进入公开材料所述的试生产阶段；长电科技继续扩充XDFOI、2.5D/3D和高密度存储能力；盛合晶微的SmartPoser-Si实现规模量产。
但采购和产业观察真正该问的，不是“有没有项目”，而是：有没有明确的量产产品？有没有整包良率和可靠性数据？有没有持续批次交付？有没有正式客户采用证据？
所有厂商都能宣布扩产，但谁能把昂贵的GPU、HBM和中介层完整送出工厂，谁才真正拿到了AI先进封装的话语权。
免责声明：本文基于公开资料整理，仅作行业交流，不构成投资、采购或型号推荐。产品状态和供货关系请以企业最新正式披露为准。